반도체 슈퍼 사이클

삼성 HBM5(Samsung HBM5, Samsung High Bandwidth Memory 5)는 삼성전자가 HBM4E 이후 세대를 겨냥해 공개한 차세대 고대역폭 메모리 아키텍처로, AI 가속기와 고성능 컴퓨팅용 메모리의 대역폭·전력 효율·열 관리를 개선하는 것을 목표로 한다.

개요

삼성 HBM5는 삼성전자의 HBM(High Bandwidth Memory) 제품군에서 HBM4, HBM4E 이후 단계로 제시된 차세대 메모리 기술이다. HBM은 TSV(Through-Silicon Via) 기반 적층 구조와 넓은 인터페이스를 통해 AI 학습, 생성형 AI 추론, 고성능 컴퓨팅(HPC), 데이터센터 가속기에서 요구되는 높은 메모리 대역폭을 제공하는 DRAM 기술이다.

2026년 6월 15일 확인 기준 삼성 HBM5는 상용 양산 제품이라기보다 공개 아키텍처와 목업, 핵심 기술 로드맵 단계의 제품으로 볼 수 있다. 삼성전자는 2026년 3월 NVIDIA GTC 2026에서 HBM5 아키텍처를 처음 공개했고, 2026년 6월 대만 컴퓨텍스 2026에서 HBM5 실물 모형과 열관리 기술 HPB(Heat Path Block)를 공개했다.

공개 경과

삼성전자는 2026년 3월 미국 새너제이에서 열린 NVIDIA GTC 2026에서 HBM4E 칩과 함께 HBM5 아키텍처를 처음 공개했다. 당시 삼성전자는 HBM5에 HBM4E와 같은 코어 다이·베이스 다이 구조를 적용하되, 각 구성 요소를 개선할 계획이라고 설명했다. 구체적으로 코어 다이에는 6세대 10나노급 D램 공정인 1c 공정을, 베이스 다이에는 삼성 파운드리 2나노 공정을 적용할 예정이라고 밝혔다.

2026년 6월 2일에는 대만 타이베이 컴퓨텍스 2026에서 HBM5 실물 모형이 공개되었다. 국내 보도에 따르면 삼성전자는 HBM5를 8세대 HBM으로 소개했고, HBM5에 처음 적용될 핵심 열관리 기술로 HPB 구조를 제시했다.

시기	공개 내용	의미
2026년 3월	NVIDIA GTC 2026에서 HBM5 아키텍처 공개	1c D램 코어 다이와 2나노 베이스 다이를 적용하는 차세대 구조 제시
2026년 5월	HBM4E 12단 샘플 출하 발표	HBM5 이전 단계의 공정·패키징 기반 확보
2026년 6월	컴퓨텍스 2026에서 HBM5 목업과 HPB 열관리 기술 공개	고적층·고발열 HBM 세대에서 열관리와 패키징 경쟁을 강조

공개된 기술 방향

2026년 6월 기준 삼성전자가 공개했거나 보도를 통해 확인된 HBM5의 기술 방향은 다음과 같다.

항목	내용
세대	8세대 HBM으로 소개
코어 다이	1c D램 공정 적용 계획
베이스 다이	삼성 파운드리 2나노 공정 적용 계획
열관리	HPB(Heat Path Block) 구조 적용 계획
공개 상태	아키텍처 및 실물 모형 공개 단계
양산 상태	2026년 6월 15일 확인 기준 양산 제품으로 공식 발표되지는 않음

기술적 특징

1c D램과 2나노 베이스 다이

삼성전자는 HBM5의 코어 다이에 1c D램 공정을, 베이스 다이에 삼성 파운드리 2나노 공정을 적용할 계획이라고 밝혔다. 이는 HBM4E에 사용된 1c D램과 4나노 베이스 다이 조합에서 베이스 다이를 더 미세한 공정으로 이동시키는 방향이다.

HBM에서 베이스 다이는 메모리 스택과 GPU·AI 가속기 사이의 인터페이스, 신호 전달, 전력 공급, 제어 기능을 담당하는 핵심 구성 요소이다. 삼성전자는 메모리, 파운드리, 로직, 패키징을 함께 보유한 종합 반도체 구조를 HBM5의 경쟁력으로 강조하고 있다.

HPB 열관리 기술

HPB(Heat Path Block)는 삼성전자가 HBM5에 적용할 계획으로 공개한 열관리 기술이다. 삼성전자 설명에 따르면 HPB는 다이와 다이 사이에서 발생하는 열을 더 효율적으로 분산·방출하기 위한 구조이며, 베이스 다이의 특정 영역에 생기는 발열을 낮추고 동작 안정성을 높이는 것을 목표로 한다.

삼성전자는 HPB 기술을 HBM4E 기반으로 이미 구현·검증했고, HBM5부터 본격 적용해 성능과 안정성을 높일 계획이라고 설명했다. 송재혁 삼성전자 DS부문 CTO는 HPB를 일종의 굴뚝 같은 구조로 설명하며, 열 전달 경로를 추가해 열 저항을 낮추는 방식이라고 밝혔다.

고급 패키징과 하이브리드 본딩

삼성전자는 HBM 계열에서 고급 패키징 기술도 함께 강조하고 있다. 삼성 반도체 패키징 기술 문서는 기존 마이크로 범프 기반 TCB(Thermal Compression Bonding) 방식과 비교해, 범프리스 하이브리드 구리 본딩(HCB, Hybrid Copper Bonding)이 접합 간격을 제거해 더 높은 연결 밀도와 열 성능을 제공할 수 있다고 설명한다.

HBM5처럼 고적층·고대역폭 구조로 갈수록 메모리 성능뿐 아니라 접합 밀도, 열 저항, 패키지 수율, 전력 전달 안정성이 중요해진다. 따라서 HBM5 경쟁은 단순한 D램 셀 공정뿐 아니라 파운드리 베이스 다이, 패키징, 열 설계가 결합된 시스템 기술 경쟁의 성격을 가진다.

HBM4E와의 관계

HBM5는 HBM4E 이후 세대를 겨냥한 제품이므로, 삼성 HBM4E는 HBM5로 가는 중간 단계의 기술 기반으로 볼 수 있다. 삼성전자는 2026년 5월 29일 12단 HBM4E 샘플을 주요 글로벌 고객에게 출하하기 시작했다고 발표했다. HBM4E는 안정 동작 속도 14Gbps, 확장 가능 속도 최대 16Gbps, 스택당 최대 3.6TB/s 대역폭을 제공한다고 안내되었다.

HBM4E는 12단 48GB 제품으로 먼저 제시되었으며, 고객 요구에 따라 8단 32GB와 16단 64GB 구성으로 확대될 계획이다. 삼성전자는 HBM4E가 1c D램 공정과 삼성 파운드리 4나노 로직 베이스 다이를 사용한다고 설명했다.

HBM5는 이 구조에서 베이스 다이를 2나노로 전환하고, HPB 같은 열관리 구조를 본격 적용하는 방향으로 제시되고 있다. 다만 HBM5의 최종 용량, 핀당 속도, 대역폭, 적층 수, 양산 일정은 2026년 6월 15일 기준 공식 제품 사양으로 확정 공지되지는 않았다.

NVIDIA 및 AI 인프라와의 관계

삼성전자는 GTC 2026에서 NVIDIA와의 AI 인프라 협력 맥락에서 HBM4E와 HBM5 아키텍처를 함께 공개했다. 삼성전자는 해당 전시에서 메모리, 파운드리, 패키징을 아우르는 “Total AI Solution” 역량을 강조했으며, NVIDIA Vera Rubin 플랫폼용 메모리·스토리지 솔루션도 함께 소개했다.

로이터 보도에 따르면 2026년 6월 삼성전자 반도체 부문장 전영현 부회장은 젠슨 황 NVIDIA 최고경영자와 만나 차세대 파운드리 협력과 함께 HBM4E 및 HBM5를 포함한 장기 협력 방안을 논의했다고 밝혔다.

경쟁 구도

HBM 시장은 삼성전자, SK하이닉스, 마이크론이 경쟁하는 AI 메모리 핵심 시장이다. 로이터는 2026년 1분기 기준 SK하이닉스가 글로벌 HBM 시장에서 58% 점유율을 차지했고, 삼성전자와 마이크론이 각각 21%를 차지했다고 보도했다.

같은 보도는 삼성전자가 컴퓨텍스 2026에서 HBM5 목업과 HPB 열관리 기술을 공개했으며, HBM4E 샘플 출하를 통해 AI 데이터센터용 차세대 메모리 경쟁에서 속도를 내고 있다고 전했다.

경쟁의 초점은 단순히 더 빠른 DRAM을 만드는 것에서 고적층 메모리의 발열 제어, 베이스 다이 공정, GPU와의 고속 인터페이스, 패키징 수율, 고객 맞춤형 공급 능력으로 이동하고 있다. HBM5는 이러한 변화가 본격적으로 드러나는 세대가 될 가능성이 높다.

한계와 확인 필요 사항

2026년 6월 15일 기준 삼성 HBM5는 공식 양산 제품이 아니라 공개 아키텍처와 목업 단계의 기술이다. 따라서 다음 사항은 아직 확정 정보로 보기 어렵다.

• 최종 핀당 속도
• 스택당 대역폭
• 제품별 용량
• 적층 수
• 고객 인증 완료 여부
• 양산 시작 시점
• 실제 적용 AI 가속기 또는 GPU 플랫폼

따라서 HBM5 관련 수치나 공급 일정은 삼성전자의 공식 제품 발표, 고객 인증 결과, 표준화 진행 상황을 확인한 뒤 갱신할 필요가 있다.

의의

삼성 HBM5는 AI 반도체 경쟁이 연산 칩만의 경쟁이 아니라 메모리, 파운드리, 패키징, 열관리, 시스템 설계가 결합된 종합 경쟁으로 이동하고 있음을 보여주는 사례이다. 특히 삼성전자가 HBM5에 1c D램, 2나노 베이스 다이, HPB 열관리 구조를 함께 제시한 것은 메모리와 로직 반도체를 동시에 보유한 종합반도체 기업의 장점을 활용하려는 전략으로 해석된다.

또한 HBM5는 AI 데이터센터의 성능 병목이 메모리 대역폭과 전력·발열 문제로 확대되고 있음을 보여준다. 대형 AI 모델과 장문 추론, 고밀도 GPU 랙, AI 팩토리 구조가 확산될수록 HBM5 같은 차세대 고대역폭 메모리는 AI 인프라의 핵심 부품으로 중요성이 커질 가능성이 있다.

같이 보기

• DRAM
• GPU
• AI 가속기
• ASIC
• 메모리 내 처리